Экзаменационные вопросы по курсу
"Архитектура высокопроизводительных процессоров"
Современное состояние мира ПК. Характеристики высокопроизводительных МП и фирм-изготовителей.
Суперскалярный RISC-процессор семейства MIPS фирмы Mips Technologies. Ocновные характеристики. Особенности архитектуры и функционирование R10000.
Понятие компьютерной архитектуры и уровни её описания. Архитектура фон Неймана, Принстонская и Гарвардская архитектуры.
Процесор Ultra Spare от Sun Microsystems. Особенности архитектуры и функционирование.
Многопроцессорные вычислительные комплексы. Типы архитектурной opraнизации МПВК: с общей шиной, с перекрёстной коммутацией, с общим полем памяти.
Стандартные тесты измерения производительности процессоров и ЭВМ. Специфика измерений. Классификация тестов.
Классификация архитектур процессоров SIMD-MIMD. Другие типы архитектур. Преимущества потоковой обработки.
Процессор PowerPC фирмы IBM/Motorola. Особенности архитектуры и функционирование.
Формы параллелизма в алгоритмах и программах. Архитектура типового суперскалярного МП.
Типы и особенности построения динамических ЗУПВ для кэшируемых процессоров: DRAM EDO, DRAM BE DO.
Кэш-память. Общие сведения. Организация кэш-памяти. Типы КЭШей.
VLIW-архитектура. МП фирмы Trimedia (Philips). Общие сведения. Особенности архитектуры.
Выбор параметров кэш-памяти. Структура простого буферного обмена.
Архитектура и функционированге Р5-совместимого МП К5 (AMD).
Кэш-ЗУ с прямым отображением. Структура и функционирование кэша.
Структура процессора Р5 (Intel). Рекомендации по составлению эффективных программ.
Построение и функционирование полностью ассоциативной кэш-памяти.
Функциональный состав и особенности архитектуры процессора Р6.
Частично-ассоциативная кэш-память. Структура и функционирование.
Параллелизм и конвейерность в МП Р6 (Intel). Рекомендации по составлению эффективных программ для Р6.
Стратегия удаления строк из кэш-ЗУ. Псевдо-LRU стратегия.
Архитектура МП 8-го поколения Itanium фирмы Intel. Структура и функционирование процессора.
Проблема когерентности кэш-ЗУ в многопроцессорных системах. Управление кэш-ЗУ.
RISC-процессор Alpha 21154 фирмы VIA. Особенности архитектуры и функционирование.
RISC-архитектуры. Общин сведения. Сравнение с другими типами архитектур.
Типы и особенности построения динамических ЗУПВ PLB EDO, FPM DRAM для кэшируемых процессоров.
Технология ММХ. Архитектура и система команд ММХ-технологии Преимущества и примеры ММХ-обработки.
Измерительные смеси SPEC. Организация и правила использования стандартов SPEC.
Процессоры 7-го поколения Merced, Pentium IV. Особенности архитектуры и функционирование.
Внутреннее программное управление кэшем LI MП Pentium Tecтирование кэша. Операции проверки
Цифровые процессоры обработки сигналов. Семейство ЦСП TMS320C30-80. Особенности архитекторы, системы команд.
Структура и функционирование динамических ЗУПВ: SDRAM, DDR DRAM, RDRAM.
Архитектура IA-64 для 64-разрядных процессоров. Примеры программ на Ассемблере IA-64.
Кэшируемые циклы шины МП Pentium, кэшируемые пакеты. Специальные пакеты.
Перспективы развития архитектур процессоров фирмы Intel: Merced, Klamath, Itanium.
Внутреннее и внешнее управление кэшем L1 в МП Р5.
Перспективы развития архитектур процессоров фирмы AMD: Thunderbird, Athlon, Duron.
Стратегии удаления строк из кэш-ЗУ Р5 по MESI-протоколу.
Архитектура и назначение процессора Pentium IV Аналоги Р IV у других фирм-производителей МП.
Способы адресации памяти МП TMS320C30. Примеры ассемблерных программ.
Принципы потокового исполнения команд в МП Р6. ООЕ- исполнение.
Система команд ЦСП TMS320C30-40. Модификации гарвардской архитектуры.
Архитектура и функционирование МП Athlon фирмы AMD. Мультимедийное расширение системы команд процессора.
Свойства кэш-ЗУ, используемых в МП- системах.
Микропроцессоры с расширенным набором команд (SSE, SSE2) для мультимедийных приложений.
Снупи-циклы (snooping) МП. Назначение и реализация в МП Pentium.
Архитектура и структура транспьютера. Транспьютеры фирмы Inmos.
Расширения наборов команд SSE, 3DNow! фирм Intel и AMD в МП 6-7 поколений.